









1/1

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

58-009356

(43)Date of publication of

19.01.1983

application:

(51)Int.Cl.

H01L 27/08

H01L 21/74

H01L 29/72

(21)Application

56-106515

(71)

TOSHIBA CORP

number:

Applicant:

(22)Date of filing:


08.07.1981

(72)Inventor: IWASAKI HIROSHI

(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To provide a high withstand voltage element and a high speed element in a single substrate by a method wherein a p epitaxial layer and an n epitaxial layer are laid down on a p-type Si substrate one upon another and a two layer structure is buried near the boundary between the substrate and the p epitaxial layer and the boundary between the two epitaxial layers. CONSTITUTION: An n+ layer 106 is buried in the vicinity of the boundary between a p-Si substrate 101 and a p-epitaxial layer 105. The upper part of a layer 1061 is implanted with P ions 110 through an SiO2 layer 107, whereon an SiO2 layer 111 is added. An opening 112 is selectively provided and Sb is thermally diffused for the formation of an n+ layer 113, and an n- layer 114 is produced of the layer 110. The layers 107 and 111 are removed, and an n-epitaxial layer 115 is laid down, when n+ layrs 116 and 117 are formed along the boundary with the layer 105 by self-diffusion. Next, the product is divided by a p+ layer 119 into three regions 1151-1153 for a high withstand voltage element, a high



speed element and an I2L. During the dividing process, the n- layer 114 being of a concave, the p+ layer is completed in a short period with diffusion matching the thickness of the epitaxial layer 115, and the buried layer self-diffusion is prevented. Conventional processes follow, whereby an IC with several prescribed units in coexistence thereon is realized, highly integrated without increasing isolating layer area.

⑪ 日本国特許庁 (JP)

印特許出願公開

◎公開特許公報(A)

昭58--9356

5)Int. CL³ H 01 L 27/08

27/08 21/74 29/72 識別記号

庁内整理番号 7925—5F 8122—5F 7514—5F 砂公開 昭和58年(1983) 1 月19日

発明の数 1 審査請求 有

(全 10 頁)

每半導体装置

2014

XX 8256—106515

②出 顧 昭56(1981)7月8日

の発明 者 岩崎博

川崎市幸区堀川町72番地東京芝 浦電気株式会社堀川町工場内

切出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

%代理人,弁理士。鈴江武彦 外2名

1. 務例の名称

2.特許請求の範囲

は 第1 編製器の半導体器をし、この半導体 器型上に設けられた第1 編製型の第1 半導体層 と、新配器をと第1 半導体圏の界面付近に複数 設けられた器器室の第2 等製型の第1 半導体圏 製と、新配第1 半導体圏上に設けられた第2 導 製型の第2 半導体圏と、新配第1 半導体圏域の うちの少なくとも1 箇所の選上に位置する第1 半導体圏がられた影影3 半導体圏とつなかって 形成され、数第2 半等体圏と同機度もしくは低 い機度の第2 等電型の第2 半導体圏域と、この 第2 半導体圏域以外の設定第1 半導体圏と第2 半等体圏の界面付近に形成され、少なくとも1 つが設定第1 半導体圏域とつながる高機度の第 2 等電型の第3 半導体圏域とを表像したととを 物別とする半導体器域。

2 第2等電磁の第2半等体領域内に裏機蔵

の第2 再覧型の第4 半導体器 故を放棄 2 半導体 領域表面から乗る方向に伴び、高級度の第2 尋 電型の第1 半導体領域とつながるように形成し たことを特象とする特許請求の範囲第1 項記載 の半導体設備。

3. 第2 導電型の第2 半導体層化、高級能の 第1 導電型の第4 半導体領域を第1 海電型の第 1 半導体層をで建するように過程的に形成し、 この第4 半導体領域がつをがって存在する為 状の第2 半導体領域がつをがって存在する為 状の第2 半導体領域がつをがって存在する為 状の第2 半導体領域がつをがって存在する為 状の第2 半導体領域がつをがって存在する為 状の第2 半導体領域がつをがって存在する為 状の第2 半導体領域がつをがって存在する為 2 半導体領域でからしくは同部分と第2 半 導体領域にパイポーラ型の高射圧素子を、前配 第4 半導体領域でか継され、下部に高速度の第 2 半導体層部分に1 領以上の通常の半導体集子 を、設けたことを特徴とする特許額次の範囲解 1 消配数の半導体接便。

###\$\$-9356 (2)

タのベースをエミッタ、コレタタをベースとして共有する遊樂機のパーティカル spx トランタスタとて轉成した I²Lを用いることを特象とする特殊との複雑線 8 変数 8 変数 8 の半導体装置。

5. 適常の半導体案子として、12Lと高速動作パーティカル xpx トランジスタ、ラテラルトランジスタとを共存させて用いることを特徴とする特許弱水の電路第る項配数の半導体装置。
3.発剤の影響を設施

本級別は半導体級盤に関し、押しくは裏射圧 づくがーラトランシスタと高速性の半導体案子 を共存し得る改良した半導体基体を備えた半導 体級盤に係る。

半等体無機固路にかいては、高耐圧と高速性 の半等体盤子を共存させる技術が必要とされた から、共に相反する要求があるため実現が困難 であった。

このようなことから、第1回に示す構造の半 等体基体を用いて半導体無機調解を構成すると とが、従来行なわれている。するわち、第1回

蒸棄13上には蒸しの 5~裂シリコンエピタギ シャル勝13が破壊されている。また、寂転器 数11とも 遊グリコンエピタサシャル勝12 ①界面には難じの s* 機込み覆1 s; 。1 3 s が異似的に殴けられている。そして、前記エビ グサンイル際は2上に第2の x 「蹴シリコンエー ピタキシャル服 3 々が被覆され、かつ散配 a⁺ 缀込み簾の一方131 に対向する第1、第2の エピタキシャル勝13、18の外面部分には熱 2の** 銀込み繰りりが設けられている。なか。 とうした単導体磁体にかいては、第2のa⁺ 編 込み勝くる上に位置する第2のシリコンエピタ キシャル器14部分に高速性の半導体象子を、 ※10 x* 編込み繰りま。上の第1、第2のシ リコンエピタやシャル際12、14部分に高齢 圧の中導体業子を、形成する。しかしまから、 如於各學獨体磁体如ら電氣的な分離が必要な學 - 海体製器国際を製造する場合、三層の際いシリ コンエビタキシャル服18、18代放散による ** 翠のアイソシーション製装(或い社職化器

中の1はず、型シリコン蒸載であり、との基板 1上にはで、数のシリコンエピタキシェル無き が形成されている。また、絵影楽板1とシリコ ンエピタキシャル藩2の界面には2+短込み器 3: , 3: が選択的に致けられている。そして、 一方の が 塩込み磨け に対応するシリコンエ ピタやシャル層を変勝をエッチングして巡告す を致けている。な知、こうした平洋体差体に知 いては、変面から鑑込み鑑り、までの架さが後 いエピタキシャル機能分ま。に高速性の半線体 案子を、教園から構込み覆ま。までの歌さが発 いエピタキシャル機能分2。に高数圧の平等体 菓子を、形成する。しかしながら、かかる製造 の学導体基体にあっては、シリコンエピタキシ * 本權 # 教面に凹部 # が設けられ、平塩性に欠 くため半導体象徴回路の散盤加工工器において 不都会含を生じる。

別の半導体基体としては、従来、第2回に示す構造のものが知られている。すなわち、第2 図中の11は2²型シリコン基製であり、この

等による線電体分離級級)を形成する必要がある。その結果、長時間の無処理工程にかいて、 類込み強まりまっまりまっまりの総み出しが数 しく、高齢圧半等体数子の射圧コントロール。 高速性半等体数子の高速特性コントロールが終 常に難しくなる。特に、高齢圧を確保するため に、エピタキミャル層の厚さを増加させなけれ ばならないが、そりなると変に深います数のア イソレーシェン領域が必要となり、耐圧コント ロールがより返離となる。なか、このよりな制 圏点は前述した新1回回示の半導体表体でも同 様である。

本発明は上記事情に鑑みなされたもので、突 関が平温で、コントロール性よく高耐圧のバイ ポーラ菓子及び高速性の半導体案子を形成し答 る半導体案体を構えた半導体装置を接供しより とするものである。

以下、本発明の一実施例を終3級(a)~(i)の数 進方法を併配して評細に設明する。

〔1〕 まず、第3路(4)に示す如くs 数シリコ

14MM658-9356 (3)

ン薬をより1の主面上に無酸化処理により無酸 化鍵108を形成し、更化放無要化器102を 選択的にエッチング験去して3つの開孔部 102: ~102。全般行此接、高温炉中代下 1401海芹酸各多醋酸不服2035年444 ~103。から難出した蒸放101部分にシー ト級技がる~まのの自己十分低くなるまで放散 してまな靈の弦散器158。~108。を形成 した。つづいて、熱酸化酸108を全て除去し た後、篆観101と同導製型で比較枚も1Grow 以上の器機能の5、器シリコンエピタキシャル 曜108番3 8 以上の際さで改要させた(鍜 3 図 (6) 図示) 。 この時、 5 * 翼の拡散層 104; ~ 104m がエピタサントル放展中の熱によりで 盟シリコンエピタキシャル圏106代カートド ーゼング残象を超とし、参み出して基板101 とニピタミシャル強しのるの界面付近に掘るの 2、 概込今後105, ~ 105, 水凝积的化形 殿首作及。

(ii) 水水水、粉酸化板瓶を加して x 類の

エピタキシャル層308級面に寒さ約100 C 3 の動類化膜307を成長させ、災に全面にフォトシジスト膜108を形成した後、写真数別 法により第108^件 据込み解108。に対応するシジスト膜108に無口塩109を形成した。ひきつづき、数シジスト膜108をマスタとして。型不純物で拡散係数の大きいりンを加速器 圧150~220 E・V、ドーズ数5×10¹⁵ 60²⁵ の条件で開口岩108の熱酸化減107を通してイオン注入し、リンイズン注入層180を 8²⁵ 置シリコンエピタキシャル層108に凝択的に形成した(第3数(6) 図示)。

(前) 次いて、フォトレジスト※108を総 去した後、熱酸化線107上に浮さ約12mmの CVD-8102線111を複模した(※3回(6回示)。 つづいて、CVD-8102線111至び熱酸化終107 を選択的にエッチング除去して的配第1の4⁺線 込み繰1051の一部に対応する部分に拡散線 1131を、物配 x⁺線込み繰1051、1052 の返上部分に拡散線151、1152を大本

(V) 次いで、a 型シリコンエピタキシャル 搬118にp型不純物を選択放然して放エピタ キシャル海118を電気的に分離するp 型シリコンエピタキシャル海108にまで避するp 型シリコンエピタキシャル海108にまで避するp 型のアイソレーション領域118…を形成し、高 耐圧パイポーラトランジスタ、高週ペイパーラ トランジスタ、126の素子形成級級1181、 1181、1181を分離した。コゴいて、リン或いは数素をしくはリンと微微の混合物を n で

1988858-9355 (4)

型ンリコンエピタキシャル圏の各案子形成領域
118、一118。に選択的に拡散して第1の
128、一118。に選択的に拡散して第1の
128、一118。となっ[†] 放散領域118を介し
128、2000年 2000年 200

(yi) 次いで、各案子形成領域1151、
1181に多数不統物であるかのンを選択的に
イオン在入し、拡散して高射圧パイポータ形成
領域に抵抗が120~2005の深い身型ペー
本領域188を、1²と形成領域に同識液で立[†]
環込み機1175に複するり深のインジェクタ
184、り盛の外部ペース領域186を形成した。つづいて、高速ペイポータ形成領域115。

鐵部120~2000強人、強軟の多型外部 ペース微観136を形成した。異に、高遊バイ 米一多形成領域115,0外部ペース領域126 間の n 一型のエピタキシャル器 1 1 5 能分及び 121.形成额級1152 0外部ペース額級125 関のの 整のエピタキシャル勝110部分を少た くとも雪む鋸塚にポニンを選択的にイオン住人 し、活性化して領域115。にシート抵抗が 3000~1k0のp~製内部ペース微級127、 I'Lの形成機製118。 ベシート抵抗1~3 ka の p * 製の内部ペース銀線338を形成した(第 3 製田園景)。また、このベース形成工程にか いて、イオン注入。落性化処理に代ってポロン を含む熱難疑(例をは BSG 頻等)を拡散隊とし て無拡散してもよい。とうしたベース緩蜒の挺 抗値はトランジスタの動作等性により自由に変 8 . 48 X ..

(vii) 次いで、今までの工程で形成された絶 継続139を選択的にエッテング総会して、数 数路とコンタクトを兼ねる紹利部130:~

100 を影成した。ひきつづき、金面にリン アープ多級品をリコン親131(或いは散散さ ープ、リン敬敬とーブの多数品シリコン額)を 準拠した後、熱処理を施した。との時、多齢品 ンリコン蹴りままからリンが顕孔部180。~ 3888を強してエピタキシャル独315個に 鉱敷した。その額果、第3類(1)に示す如く高齢 生パイターラ形成像級115,のペース機械 IIIK nt MOXI, SWKIII. NWW 1 1 8 2 O 48 8 9 2 7 器 1 2 0 0 数 器 付 近 代 2 ⁴ 器 のコレクタ激出し襲撃133が形成された。ま た高速ペイポーラ形成領域118。に知いては、 p~器内部ペース銀線121上載いは内部に af 置のエミッタ質雑136px, daap a+ 層123 の機器付近に s^{*} 照のコレクタ取出し質量 138 が形成された。変に、12L形成領域1118 代 かいては、5 遊内部ペース優観133上にです 機のコンクタ質練まるも、、よるも、が形成さ 22 12 10

(物) 次いで、リンターブ多糖品シリコン膜

2.81全避损的化工。サング除去して開孔器 130ょ~130gを獲りように幾得させた数。 範疑疑:ままを選択的にエッチング除去してコ ングタトホール137、~137。を形成した。 との場合、リンドーブ多絵画シリコン顔を先に パメーニングした袋、熱処理を施してもよい。 ひきつづき、金面に金属膜、例えば私の膜を裏望 萬盤し、パターニングした。これにより高耐圧 バイポーラトランジスタにおいては、 e[†] 羅エさ 。タ領域132とリンドープ多数品シリコン版 131を介して破綻したエミッタ取出しA6配線 338、ペース鍛冶123とコンダクトガール 1971を介して接続したペース取出しAL配録 199、24型コレクタ取出し微数133と多数 品シリコン鉄ミ33を介して姿貌したコレクタ 取出しAL配験するのが形成された。また、高速 ガイボーラトランジスタにかいては、 s^t 双エミ 。タ領職138と多額品シリコン級181を介 して鍛錬したエミッタ取出しなど配験エダインタ 整外部ペース領域126とコンタクトホール

####58-9356 (5)

3 3 7 a を介して接続したペース取出しAL配置 148、 s⁺ 競コレクタ製出し袋繰りるると多数 品ンリコン譲ょまるを介して装練したコレクタ 取出しAL配額IIIが成された。しかも、高 獣圧パイポーラトランジスタと高速パイポーラ トランタスタを分離する p⁺ 翼 アイソシーション 微観313にはコンタクトホール137。を介 してグランド囃子としてのAL配盤144が形成 された。更に、12レに知いては、doop at 魔 133とコンタクトかール137。を介して築 鋭したグランドのAZ配搬するま、a⁺ 数コレク タ製製」ままり、138、と多数品がリコン製 191を介して接続した出力端子となる 44 配線 1482,1482、2型外影べ一ス製練125 とコンダクトボール138。を介して袋鞭した 入力端子となる A& 転載 1 イア、及びり 軽インタ エクタミスイとコンタクトルールミスク。を介 して姿貌したインジェクタ窓出しなを離りるま 超影成者れた(第3四(1)四示)。

しかして、本発明の半導体装置第3四(f)、(j)

数工器を楽しく照線できる。したがって、半線体器体を入上生に超数された第3の a⁺ 担込み層 105: ~106。及び第2の a⁺ 担込み層 117: 、117: からのオートドーセングを 部部でき、及びに高砂圧等性がコントロールされた高砂圧ペイポークトランジスタ、及びに高 磁等性がコントロールされた高速パイポークト ランジスタ及び 1² L が共存した半導体機関路 を得ることができる。しから、熱鉱敷砂の機方 向への拡散を抑制して p⁺ 型アイソレーシ。ン領 縦の器機構を発きてき、ひいては高線機械の 半導体機器器を得ることができる。

化示す如くず 型シリコン基盤101とぎ 型シ リコンエピタキシャル撮じの5からなる第1導 電影中海体層上に第2海電影の中海体層である a"型シリコンエピタキシャル選118が設けら れ、かつ新配第1導電型の半導体層の表層一部 (り"型シリコンエピタキシャル圏105銭階一 務)に物配す。 類シリコンエピタキシャル層115 と同機度もしくは低い機能の 5 型不純物銀線 114を設けた構造の半導体基体1118を備え ている。つまり、裏動圧ペイポーラトランクス メが形成される数子領域の一部が 5~型ンリコン エピタサシャル層108代数状的に致けられた o" 製不締物策號 1 1 4 で繋成され、強んだ形状 をなす。とのため、萬樹圧バイポーラトラング スタ、高遊バイポーラトランクスタ及び I²bを 電気的に分離するための p⁺ 型フィンレーシェン 数数(無る図刷器形の118)は5、至シリコン エピタキシャル層118の服隊分だけ拡散する ととにより形成できるので、数2%に示す従来 報告の半導体素体を用いた場合に比べて。熱気

ができる。但し、第2の ** 製込み勝117: 、
117: のみで十分にシート抵抗を伝統できれば、この下に第1の ** 製込み勝100。 、100。
を設ける必要はない。この際、第2の ** 機込み
勝100。、100。 を含む無関の寄生トラン
ジスタの発生は、動作上問題ない湿度に伝統できる。要ぎずれば、高電流が流れ、最低電位
(グランド)の浮き上がりが起こる領域をダブ
ル製込み解標性でればよい。

更に、半導体基体<u>1.1.8</u>の要面は平均である ため、前述した第3級(g)~(j)に示す数額加工に 極めて有効で、数細をベース、エミッタ等の領 数を形成できる。

その他、半導体基体<u>1.6</u>にかいて第1の s⁺ 線込み線1061上面一部にこれと接続した s⁺ 拡散線線118 を s⁻ 線シリコンエピメキシィル線118 まで避するように致ければ、半導体基体<u>1.8</u> の無部に致けられた第1の s⁺ 線込み線 1 0 8 1 を s⁻ 類シリコンエピメキシィル層 1.8 要面に取出すための doop s⁺ 線1.3 9 は数エピ

###**65**8-9356 (6)

グキシャル圏 1 1 8 の 単さ分だけ 熱弦数すれば エい。このため、 3009 5 * 層 1 2 0 の 熱弦数時 関を短線でき、数据した 5 * 製アイソレーション 個数の場合と関級な効果を発揮できる。

なか、上配来物例では、 a、 選不純物を取 11.6 の形成をイオン注入法により行なったが、第 3 数 60 の工程にかいて無難化器 1 0 7 の a。 製不純 物質解形成予定部を過ぎ的に除去して開刊を致 け、この題刊を含む無難化器 1 0 7 上にリン総 加ガラス器 (PSG 級)を形成し、この PSG 観を拡 数 なとしてリンの類別を通して p。 型ンリコンエ ピタキンマル 湯 1 0 5 に拡致し a。 要不純物価減 を形成してもよい。

MISFET 特を設けてもよい。

以上弹器した如く、本颚纲によれば囊面が平 照で、第1等変数の半導体基板上に第1等象数 の第1半導体層の製器に、この上に数けられる 第2項電腦の半導体層と同導電腦の第2半導体 複雑を設け、かつ放配や海体器板と第1半海体 器 〇 界面付近及び銀1,銀2 半端体盤の界面付 近に至れつをかるグブル構造の第2幕電影の推 五多屬(新1、無3半線体微線)を形成した機 造の半導体基体を備えることによって、最級な 工业良好で、数子の電気的分離を短期間の熱処 双で形成できると共にコレクタのシート抵抗の 您就化会避免下息, 6 つて及好な离射圧特性な 有する高軟圧バイボーラ数子及び良好な高速性 全有する高麗华海海撒子の共存如可能な高性能. 高級級数の半級体数器を選択できるものである。 化氯氯乙烷苯含氮氮

第1個、第2回は大々使来の高射圧、高速の 半導体数子が形成される半導体基体の新面回、 第3回(a)~(f)は本発明の実施例にかける半導体 に対する。* 鉱敷板製11をは同不穀物板製114 内にかならずしも形成されていなくてもよく、 鉄板製114の一部にオーバーラップしてもよい。

上配実施例では概然的分級工程を p **s 分級方法で行なったが、これに扱らず勝電体分離を採用した場合でも、同様に大きを効果を有する。

上配実施例においてり並べース質製123は 2^一型不純物質製114にまで差していてもよい。 上配実施例において、高齢圧パイポーラトラ ングスタのペース質製133を内部ペース領製


と外部ペース領域とで構成してもよい。

★大、本発明に係るや等体数盤は上記実施例のり、2型を大々逆にしても同様に適用できる。 更に、本発明に係る半導体数盤は上記実施例の如く高速半導体数子として高速ペイポーラトランシスタ、1²Lを用いた場合に限らず、ECLなどのロジック、高速スイッチング等も用いるととが可能である。しかも、上述した高齢任々イポーラトランジスタと共存させて MOSFET,


鉄道を得るための製造工程を示す断面図である。


3 6 3 … 9 ~ 窓 ジリコン 厳 敬 、 1 8 5 … 9 ~ 窓 ジ リコン エ ピ タ キン キ ル 後 、 1 8 6 3 … 1 0 5 8 。 … 窓 3 の 5 [†] 報込み 職 、 3 1 4 … 2 ^{*} 製不純物 策 棟 、 3 1 5 … 5 ^{*} 製 ジ リコン エ ピ タ キ シ キ ル 様 、 3 1 5 6 … 5 [†] 数 数 後 、 3 1 3 1 7 2 … 第 2 0 5 [†] 報込み 職 、 4 1 2 5 … 9 [†] 報込み 職 、 4 1 2 5 … 半 鄰 体 蒸 体 、 3 1 3 … 9 [†] 数 ブ イ ソ レ … シ を ン 後 線 、 3 2 3 … 9 数 ベ … ス 数 減 、 4 2 8 … 9 数 イ ン ジ ェ ク タ 領 域 、 4 2 8 … 9 数 イ ン ジ ェ ク タ 領 域 、 4 2 8 … 9 数 イ ン ジ ェ ク タ 領 域 、 4 2 8 … 9 数 イ … ス 領 域 、 4 3 7 … 9 ^{*} 数内 野 ベ … ス 領 域 、 4 3 8 1 … リ ン ジ … ア 多 乾 趣 シ リ コ ン 類 、 4 3 8 2 。 4 8 6 2 … 5 [†] 数 コ ン ク タ 領 域 、 4 3 8 2 。 4 8 6 2 … 5 [†] 数 コ ン ク タ 領 域 、 4 3 8 8 … 5 [†] 数 コ ン ク タ 前 域 … 5 [†] 数 コ ン ク タ 前 域 … 5 [†] 数 3 8 [†] 数 3 8


出職人代理人 养理士 夠 江 致 彦































X 3 **X**





手 統 補 正 書(方式) 1種正の内容 mm 56m 1218 s

特許庁長官 為 田 泰 嶽 服

1. 事件の表示

₩₩858-106815号

2 発明の名称

* * * * *

3. 補圧をする者 事件との関係 特許出職人

(307) 莱茨芝烯霉氮株式会社

4 代 蹇 人

在所 東京都得区第7門1 丁日25番3号 第17条ビル 于165 笔数 03 (50%) 3 1 8 1 (大代表)

氏名(5847)※第士 鈴 Ω

5. 福正物金の日付

照和58年11月24日

6. 額正の対象

93 88 **8**8-

明報費中第21百28行号において、「第3 数(1)~(1)」とあるを「第3数(4)~(1)」と野正す 8.